隨著電子產(chǎn)品的功能變得日益復雜，混合信號越來越多地出現(xiàn)在工程師設(shè)計的產(chǎn)品中。雖然混合信號可以給設(shè)計帶來靈活性，但由于模擬和數(shù)字信號有著不同的頻率和幅度特性，因而工程師調(diào)試和測試產(chǎn)品的難度也增大了。本文詳細介紹了如何利用安捷倫的混合信號來完成設(shè)計調(diào)試和測試。

如今，無論是在計算機領(lǐng)域，通信領(lǐng)域還是消費類電子領(lǐng)域，當你信手捻來一塊電路板時，就會發(fā)現(xiàn)其中所使用的器件是多樣性的，往往是混合著模擬器件和數(shù)字器件，其中模擬部分包括光、聲音、溫度、壓力等現(xiàn)實世界物理信號，以及電源信號、視頻信號、AM/FM等調(diào)制信號等，而數(shù)字部分則包括單片機、微處理器、可編程邏輯器件、DSP等，而像ADC、DAC、某些單片機等則集模擬信號和數(shù)字信號于一身。這樣的混合結(jié)構(gòu)固然給我們的設(shè)計帶來了靈活性，但同時也給調(diào)試和測試帶來了復雜性。其復雜性表現(xiàn)在：

模擬信號的測試和驗證需求仍然存在，但同時存在很多路數(shù)字信號需要進行同時顯示、驗證和測試，尤其是需要驗證控制信號是否在正確的時間、正確地控制著相關(guān)信號。

孤立信號越來越少，多路信號的關(guān)聯(lián)性調(diào)試和驗證在很多情況下是必須的，而模擬信號速度往往遠遠低于數(shù)字信號，要求儀器在捕獲一個慢信號完整周期的同時，還能支持很高的采樣率，這就要求儀器有很深的存儲深度和多個通道，同時價位還要能被接受。

高速數(shù)字信號本身呈現(xiàn)模擬特征（如過沖、振鈴等），需要進行信號完整性測試。

不同器件或芯片間的通信大量使用串行總線，如I2C、SPI、CAN、LIN、USB、SATA、PCI-E等，儀器要和串行通信協(xié)議同步來調(diào)試驗證電路的需求迅速增加。 5．BGA等特殊封裝形式使得很多信號無法測量，可編程器件的使用使得很多關(guān)鍵信號沒有在管腳處引出。

的測試設(shè)備制造商一直致力于混合電路測試技術(shù)的研究，新開發(fā)的混合信號示波器（MSO）有助于工程師解決混合信號調(diào)試和測試方面的難題，有些用戶把這種儀器和數(shù)碼相機做了個比較，發(fā)現(xiàn)有很多相似之處，例如：

有廣角鏡頭能力，能捕獲景色，拍下突發(fā)事件時，也記錄下周圍的人物和環(huán)境?；旌闲盘柨刹东@模擬和混合信號多達18路或20路，判知異常信號和其它多路數(shù)字信號或模擬信號有沒有關(guān)系。

像素高，一次成像，不僅可記下全景，而且可以對局部細節(jié)進行放大而不失真。混合信號示波器標準配置有快響應(yīng)深存儲，可在一個屏幕上同時捕獲并顯示多達18路信號或20個通道，對每一路的信號都是深度捕獲，標配存儲深度為1MB～8MB，還有選件可配置為更深，能夠放大幾萬倍來觀察和分析細節(jié)。

快門抓拍瞬間與所關(guān)注的焦點同步。靈活的觸發(fā)功能可以讓您把混合信號示波器和被測對象的運行狀態(tài)同步起來，比如可與I2C、SPI等串行總線協(xié)議同步，還可與SDRAM控制命令、PCI總線命令、LCD驅(qū)動電路命令等同步。

混合信號示波器測量方案

由于混合信號電路本身的復雜性，即使您只需要觀察一路信號質(zhì)量，數(shù)字示波器和模擬 示波器也無法完成，比如，當您需要觀察DDR SDRAM的某根數(shù)據(jù)線信號質(zhì)量時，眼圖分析是常用的手段，在分析時，示波器要首先和DDR SDRAM的讀寫操作同步，根據(jù)DDR SDRAM的命令（參見表1），這需要占用5個通道分別連接到RAS,CAS,CS,WE,CLK信號上，同時再使用另外一個通道來觀察您所關(guān)心的數(shù)據(jù)信號眼圖，結(jié)果如圖1所示，混合信號 示波器可輕松獲取DDR SDRAM的連續(xù)8個讀操作（即8個眼圖）。

數(shù)字存儲示波器（DSO）或模擬示波器可以判別信號是否正常，卻不能告訴你信號是在什么時候變得不正常的，也就是說，它不能幫助你驗證在電路特定的運作狀態(tài)下，關(guān)鍵信號的質(zhì)量是否過關(guān)，而這對于混合信號示波器來說卻是很簡單的事情。如圖2所示，工程師用混合信號示波器可以發(fā)現(xiàn)PCI總線數(shù)采插卡在DMA控制器將總線控制權(quán)交回CPU后，采插內(nèi)部的固化軟件偶爾會跑飛，根本原因是這時時鐘會出現(xiàn)不應(yīng)該的幅值跌落，導致電路誤認為新的時鐘周期到來，從而產(chǎn)生誤動作，據(jù)此工程師又進一步發(fā)現(xiàn)導致該幅值跌落的原因，從而解決了這個問題。使用時，只需注意把控制信號連接到邏輯通道上，根據(jù)PCI總線命令設(shè)定觸發(fā)條件即可。

上面的功能實質(zhì)上是混合信號示波器可以與并行總線的控制命令同步，混合信號示波器可以解決的第三個難題是與串行總線同步。比如，I2C總線僅由兩根線（時鐘線SCL和數(shù)據(jù)線SDA）組成，如何判斷和驗證電路是否能正確完成向某個地址（如0x50）讀出某個數(shù)據(jù)（如0x07）呢？混合信號示波器可根據(jù)I2C協(xié)議來判斷兩個器件是否通過I2C總線完成通信，對于其它總線如SPI、CAN也是同樣方法。也就是說，混合信號 示波器能夠先將串性總線的協(xié)議解出來，然后再與之同步。

混合信號 示波器解決的第四個難題是對捕獲的深存儲數(shù)據(jù)直接進行高清晰顯示處理（圖3）。脈寬調(diào)制（PWM）信號中偶爾可能會出現(xiàn)異常信號，混合信號示波器可直接以亮點或其它醒目的形式將異常信號與深存儲器中其它信號直接區(qū)分開來，即使是單次采集，也沒有問題，而且還可以對這些異常的亮點進行放大觀察、測量和分析。從圖4種可以看到，對其中的一個亮點進行放大后，發(fā)現(xiàn)該異常是正脈沖末尾處有一短暫的幅值跌落，工程師然后可以具體測量該異常信號的時間和幅值信息。

對于BGA等特殊封裝形式以及使用FPGA的電路，本身電路可測的管腳不是很多，18個或20個通道往往已是不錯，而且FPGA的供應(yīng)商提供的開發(fā)工具，往往引出的管腳也有限，若使用Xilinx公司的芯片，安捷倫FPGA調(diào)試儀E5904B配合混合信號示波器使用，可以同時觀察FPGA內(nèi)部節(jié)點和外圍信號的互動情況。

目前大量使用的數(shù)字 示波器大都是2通道或4通道，當有大量數(shù)字信號需要被調(diào)試時，條件好的工程師會借助于邏輯分析儀，但孤立地使用邏輯分析儀或數(shù)字示波器對混合信號電路的調(diào)試效率往往是很低的。如很多時候，電路中的關(guān)鍵握手活動或特定任務(wù)執(zhí)行的驗證往往牽涉到模擬信號和多路數(shù)字信號必須在某個時間段按一定時序出現(xiàn)，因此需要把示波器和邏輯分析儀器同步起來一起使用。目前的方案有：

在邏輯分析系統(tǒng)中允許使用示波器模塊；

使用時間相關(guān)夾具同步兩臺儀器，并讓其中一臺儀器的光標移動時，另一臺儀器的光標也跟著移動（即光標聯(lián)動功能）。

與混合信號示波器方案相比，上述兩個方案都適合于可將數(shù)十路甚至上百路信號測試點都引出來的電路，優(yōu)點是邏輯分析功能非常完善和強大，可以做反匯編，甚至源代碼分析，缺點是只能引出十幾個被測點的電路，顯然有點大材小用，而且價格比較昂貴，使用起來較混合信號示波器復雜。尤其是使用時間相關(guān)夾具的第二種方案，若想將示波器的數(shù)據(jù)傳輸?shù)竭壿嫹治鰞x的屏幕上和數(shù)字通道一起顯示，屏幕刷新率會很慢，如果每通道有4M采樣點存儲深度，將示波器四個通道的數(shù)據(jù)傳遞到邏輯分析儀器上顯示一次可能會需要1分鐘的時間。對于上面舉的PCI總線數(shù)采插卡的例子，必須將示波器設(shè)置成無限余輝的方式，才能發(fā)現(xiàn)偶發(fā)的時鐘信號幅值跌落情況。若屏幕刷新率很慢，是難以解決問題的，對觀察DDR SDRAM信號眼圖也是如此。當然，你可以讓兩臺儀器各自顯示各自的波形，這樣不影響示波器的波形刷新率，但觀察多路混合信號就不太直觀，而且有的廠家的時間相關(guān)夾具不支持光標聯(lián)動功能，使用起來就更不方便了。

混合信號示波器是根據(jù)模擬和混合信號電路的特征和測試需求研發(fā)出來的產(chǎn)品，而且其價格定位是和數(shù)字存儲示波器（DSO）同檔次的。在當今電路很多測試點不能被觸及或引出的情況下，邏輯分析儀器沒有充分用武之地，或者只有購買示波器的經(jīng)費而沒有邏輯分析儀器經(jīng)費的情況下，此時混合信號示波器不失為一很好的選擇。 了解更多可移步到冷熱沖擊試驗機http://www.dgkd.net